长春商城网站开发,南昌集团制作网站开发,北京设计公司排行,wordpress广告最后加载对于高速信号走线的特性阻抗#xff0c;都需要按照实际要求进行精度控制#xff0c;所以#xff0c;任何因设计因素带来的阻抗波动都应该进行优化#xff0c;如下图所示#xff0c;为一个12层板设计中的50Ω微带走线#xff0c;需要在走线之上放置电感#xff1b; 但是都需要按照实际要求进行精度控制所以任何因设计因素带来的阻抗波动都应该进行优化如下图所示为一个12层板设计中的50Ω微带走线需要在走线之上放置电感 但是电感焊盘的使用导致在原有叠构下不能保证信号线50Ω阻抗设计要求因此需要进行layout设计优化 控制Pad阻抗的有效办法是挖空其正下方的金属参考面如下图所示通过控制挖空区域的宽度以及层数达到有效控制阻抗的目的结合上一张图中的Wp与下图中的Wg定义了比例值ratio用于设计优化的尺寸比例控制 通过下图的仔细对比可以发现控制pad阻抗的一般规律 1. 挖空区域的宽度Wg≥1.75*Wp宽度为宜当然并非绝对的 ratio值具体要视pad的尺寸、设计的叠构和信号要求tr而定 2. 控制挖空宽度的同时调整挖空参考面的层数是另一个有效的方式但是需要注意参考面间的介质厚度如果介质厚度很薄同时挖空相邻两层参考面会效果显著反之则没有必要同样需要视具体设计而定。 虽然主要关注的是信号线上pad的阻抗控制情况但对于电感封装中相邻pad间敷铜的处理同样会影响到之前的阻抗控制结果如下图所示即需要控制电感封装焊盘之间预留参考层的宽度--Wdelta 仿真结果表明相邻pad之间的参考面会直接影响阻抗 1. 如蓝色线所示直接整体挖空参考面是不可取的 2. 需要配合前述仿真得到的挖空区域宽度进行设计考虑--ratio取值越大Wdelta就会越小layout的铺设铜操作难度加大具体值的选取建议在具体的应用中进行单独的评估。 控制Wdelta的宽度对于S12的影响与ratio配合使用可以达到很好的效果 控制Wdelta的宽度对于S11的影响与ratio配合使用可以达到很好的效果 上述仿真结果再结合加工工艺的能力Wdelta0.2mm是较为合适的。 另一个在实际中经常出现的设计因素就是stub这个当然是要避免使用基本是一个默认的设计规避规则 如上图所示假设Lstub0.5mm可以发现其对阻抗的影响显著 假设Lstub0.5mm可以发现其对S11的影响显著 假设Lstub0.5mm可以发现其对S12的影响显著 通过上述的仿真分析将控制pad阻抗的方法总结如下 1. 避免在信号线上使用stub 2. 控制大尺寸pad阻抗的有效方法是挖空参考面如果pad宽度大于走线宽度从挖空相邻层参考面开始进行优化但需要通过仿真确定ratio值本例中可取值1.75 3. 避免整体挖空封装的参考面尤其是大尺寸的封装对于Wdelta值的选取需要按照实际设计情况单独仿真得到本例中可取值0.2 除此之外还需要避免使用过孔。
以上都是基于一级器件直接与信号线相连的设计考虑对于后级的器件没有这些要求但是建议紧凑布局整体挖空如下图所示 以上在Murata的仿真报告中均有体现并且仿真结果显示均一致。 参考文献 (E)APS-407_Board_design_and_Inductor_s_layout_about_Bias-T_circuit_for_PoC
