旅游网站国际业务怎样做,织梦网站产品,php商务网站开发代码,城乡和住房建设厅网站目录 一、概述 二、工程创建 三、添加设计文件并编译 四、线上仿真 五、布局布线 六、生成比特流文件 七、烧录
一、概述 vivado开发FPGA流程分为创建工程、添加设计文件、编译、线上仿真、布局布线#xff08;添加约束文件#xff09;、生成比特流文件、烧录等步骤添加约束文件、生成比特流文件、烧录等步骤下文将按照这些步骤讲解vivado从创建工程到程序烧录到FPGA里如何操作。 二、工程创建 打开Vivado软件后出现下图
上图选择creat project后出现下图 上图选择next后出现下图 上图在project name 中修改文件名称名称和路径最好不要有中文然后点击next后出现下图 上图继续点击next出现下图 上图中文件的添加和创建后面可以进行这里可以直接点击next然后出现下图
上图中约束文件后面也可以添加所以继续点击next出现下图 上图中选择对应的FPGA的型号以后点击next出现下面的总结图 上图中点击finish空的工程就创建完毕了 三、添加设计文件并编译
空的工程创建完毕后如下图所示点击➕按钮添加verilog文件
然后下图里我们现在在创建设计文件所以默认的第二个就好然后点击next 然后出现下图 这里点击Create File有的vivado会出现下面的图片有的不出现如果出现下面的图片起一个名字创建verilog HDL文件也可以点击Add Files添加已有文件这里以创建新的文件为例
上图中选择名字和文件位置然后点击ok位置默认情况会放在工程文件夹下点击ok出现下图 上图表示一个设计文件已经添加成功了然后可以继续上述创建文件的操作直到创建完毕然后点击finish出现下图 上图点击ok出现下图 上图点击yes这个时候一个空的文件就创建好了然后写verilog代码可以在vivado里编辑也可以在其他的文字编辑器诸如VSCODE、notepad、电脑自带的txt文本等进行代码编辑具体用什么进行编辑这里不再赘述下图是代码已经写完的情况 写完代码以后就要进行编译操作了点击左侧导航栏的RUN Synthesis进行编译这个编译在哪可以参考下图 然后出现下图点击ok 此时正在进行编译操作具体vivado编译、布局布线、生成比特流文件都是什么意思有什么意义这里不再赘述本文主要是讲解vivado开发FPGA的操作流程流程的意义不再赘述编译是否完成可以在下图所示的位置查看 编译成功后有的会出现下图所示的提示有的不会出现出现的话可以点×关掉这个提示框编译不成功会报错此时说明代码有问题具体如何解决代码中出现的问题本文不再赘述此时编译已经结束说明verilog代码没有出现语法上的错误
四、线上仿真 三的操作只是写了代码并且代码没有语法错误但是不代表代码的功能也和预期一样这个时候需要进行功能验证也就是进行线上仿真。 第一步还是添加文件三里添加的是设计文件这次要添加仿真文件也叫tb文件还是点击然后选择第三个选项仿真文件如下图所示 具体点了next以后怎么操作参考三里怎么添加的设计文件流程一模一样只是一个添加的是设计文件一个添加的是仿真文件这里不再赘述 同样仿真文件添加完以后要写对应的代码代码写完以后进行仿真具体点哪里进行仿真可以参考下图 如果报错说明tb文件写的有问题没问题会出现下图的仿真界面
然后出现的仿真界面观察波形是否有问题蓝色代表高阻态红色代表未知态绿色代表逻辑0或1具体仿真界面的操作本文不再赘述仿真没有问题以后说明代码现在不仅没有语法错误功能同样也没有错误。 五、布局布线 现在代码没有语法错误、功能错误就可以考虑布局布线了把具体的输入、输出映射到FPGA对应的引脚上操作如下所示 点击左侧导航栏的Run Implementation让vivado先自动进行布局布线点哪里可以参考下图 等待一段时间成功以后出现下面的框
可以×掉上面的框在左侧导航栏打开Open Implemented Design也可以点击上图的Open Implemented后点击OK 打开布局布线设计以后出现下面的图 上图选择I/O ports如果找不到就点击layout再点击I/O planning注意只有open implementation时才可以在layout里找到I/O planning 然后如下图点击scalar ports进行引脚约束 在上图里在Scalar ports 更改端口的位置Package Pin、以及电压标准I/O Std 具体设置到什么端口看原理图电压标准大多数时候选择LVCOMS33就好只有差分等特殊情况选择别的电压标准这里不再介绍如何查看原理图不同电压标准的区别 然后端口、电压标准等设置好以后键盘按ctrls进行约束文件的保存约束文件里就是刚才对引脚、电压标准等的约束 现在我们设计文件、仿真文件、约束文件就都写好了可以看一下下面的图 这就是刚才我们创建的设计文件、仿真文件、约束文件然后再点一次Run Implementation因为我们更改了约束文件所以重新进行一下编译和布局布线操作具体的对话框的提示都很简单大概意思就是文件已经改变了是否重新编译这种意思点击yes重新编译、布局布线就好了然后布局布线在这里也就结束了 六、生成比特流文件 现在已经可以生成比特流文件了这个文件就是烧录到FPGA里的文件点击左侧的Generate Bitstream如下图所示 点一些框的ok、yes之类的然后生成比特流文件成功如果不成功考虑是约束文件的问题这里不再对约束文件进行太过详细的解释可以百度约束文件的作用然后查看自己刚才保存的约束文件是否有问题通常ctrls如果有默认的没有改变的引脚号它不会保存在约束文件里自己添加即可 七、烧录 接下来就是烧录操作了点击左侧导航栏的Opmen Hardware Manager然后点击Open Target 然后点击 Auto Connect进行连接如下图所示 然后点击Program Device 选择型号 出现下图直接点program就好 现在文件就可以烧录到FPGA里了观察上板后的情况即可
