国外h5建站,网站建设方案总结评语,制作网站代码吗,建筑案例网站一、实验目的
掌握中规模时序元件的测试。学会在Quartus II上设计序列发生器。
二、实验原理
74LS161是四位可预置数二进制加计数器#xff0c;采用16引脚双列直插式封装的中规模集成电路#xff0c;其外形如下图所示#xff1a; 其各引脚功能为#xff1a;
异步复位输…一、实验目的
掌握中规模时序元件的测试。学会在Quartus II上设计序列发生器。
二、实验原理
74LS161是四位可预置数二进制加计数器采用16引脚双列直插式封装的中规模集成电路其外形如下图所示 其各引脚功能为
异步复位输入端RD 计数使能输入端ET、EP
时钟输入端CP 进位输出端RCO
电源输入端VCC 接地端GND
预置端LD 预置数据输入端A、B、C、D
计数值输出端QA、QB、QC、QD
74LS151是8选1数据选择器其外形如下图所示 其各引脚功能为
地址输入端C、B、AA为低位
选择输入端D0、D1、D2、D3、D4、D5、D6、D7
选通输入端GN
互补输出端Y、WN
三、实验内容
实验任务一用74LS161芯片构造模10计数器
(1) 实验步骤
将74LS161的计数使能输入端EP和ET同时连接到K11然后将计数值输出端QA、QB、QC、QD分别连接到数码管LED6的1、2、4、8接口同时将QB和QD分别连接到74LS00的输入引脚1A和1B输出引脚连接回74LS161的异步复位输入端RD最后将时钟输入端CP连接到连续脉冲1H并将74LS161和74LS00接电接地后构成模10计数器如下图所示 拨动开关观察数码管的变化。
(2) 实验现象
开始时计数器的值为0而后每次时钟脉冲到达时计数器的值依次增加当计数器的值达到最大值也就是9时它将从0重新开始计数。
(3) 实验结论
通过74LS161作为搭建平台我们成功地实现了一个模10计数器。实验结果表明计数器能按照预期进行模10计数。
实验任务二在Quartus II设计一个二进制序列01100111发生器
(1) 实验步骤
用Quartus II设计出如下电路 编译通过后进行波形仿真验证电路逻辑功能 仿真通过后参照原理图定义引脚 生成编程并将文件下载到FPGA。将开关连接对应的输入引脚输出引脚连接到发光二极管 用开关和发光二极管测试FPGA的功能。记录测试结果。
(2) 实验现象
电路运行时随着时钟脉冲的到达,LED灯按照01100111的序列进行变化符合预期行为。
(3) 实验结论
通过使用Quartus II设计工具我们成功地用74LS161和74LS151设计了一个二进制序列01100111发生器。实验结果表明数据会按照时钟脉冲的触发依次产生序列中的数符合预期行为。
四、建议和体会
在实验前要熟悉74LS161和74LS151的原理。实现序列发生器时要注意观察LED灯的变化以确保实验结果的准确性。本实验有助于增进对模10计数器和序列发生器的理解同时帮助我们初步掌握了中规模元件的设计方法为后续进行更复杂的电路设计打下基础。
