可以直接玩游戏的网站,心理软件定制开发,网页在线代理浏览,外贸网站怎么做才好华为海思招聘-芯片与器件设计工程师-数字芯片方向- 机试题-题目分享——共九套#xff08;每套四十题#xff09;
岗位——芯片与器件设计工程师 岗位意向——数字芯片
真题题目分享#xff0c;完整版带答案(有答案和解析#xff0c;答案非官方#xff0c;未仔细校正每套四十题
岗位——芯片与器件设计工程师 岗位意向——数字芯片
真题题目分享完整版带答案(有答案和解析答案非官方未仔细校正仅供参考共9套 实习岗位和秋招的题目是一样的 didadidadidida313 **
单选
** 1以下低功耗措施中哪种不是降低电路翻转率的方法? A.在不进行算术运算的时候使这些模块的输入保持不变不让新的操作数进来 B.采用 Gray 码或 One‐hot 码作为状态机编码 C.减少电路中的 glitch D.重新安排“if‐else”表达试可将毛刺或快变化信号移至逻辑锥体的前部
2.以下 Verilog 代码中a12b10.则 z 的运算结果为: Input [3:0]a; Input [3:0] b; output signed [7:0] z; wire signed [3:0]c; assign c a[3:0]*b[3:0]; assign zc; A.120 B.‐8 C.8 D.‐120 解析 补位用符号位补上。c4’b1000‐‐z8’b11111000最高位为符号位 考察有符号数的位宽转换 有符号数的位转换关键在于符号位首位 1有符号数位宽小到位宽大4 位转换为 8 位 关键操作转换时高位补原符号位区别于无符号数的高位补零 例如将 4 位有符号数 1100转换为 8 位有符号数。 2有符号数位宽大到位宽小8 位转换为 4 位 有符号数位宽大到位宽小的转换就很简单了直接截取低 n 位即可。 例如将 8 位有符号数 1111 1100转换为 4 位有符号数。 因此对于短位宽赋值给长位宽的情况需要对高位进行位扩展具体是扩展 1 还是扩展 0 记住完全依据右操作数!具体如下 1右操作数是无符号数则无论左操作数是什么类型高位都扩展成 0 2右操作数是有符号数则要看右操作数的符号位按照右操作数的符号位扩展符号位 是 1 就扩展 1是 0 就扩展 0 3位扩展后的左操作按照是无符号数还是有符号数解析成对应的十进制数值如果是无符 号数则直接转换成十进制数值如果是有符号数则看成 2 的补码解析成十进制数 4从上面 4 种情况看出有符号数赋值成无符号数会出现数据错误的情况因此要避免这 种赋值而其他情况都是可以保证数据正确的。
3constraint c_0{ src dist {0:30, [1:3]:90}; 请问如上表达式约束src 数值为 0 的概率为多大:( ) A. 0.2 B. 0.25 C. 0.1 D. 0.6 解析 Systemverilog 中权重分布由操作符 dist 实现有两种形式“”或“/”。 “”表示值的权重是相等的“/”表示值的权重是均分的。 权重不用百分比表示权重和也不一定是 100. 例如 src dist {0:40; [1:3]:60;}; 即 src0 的概率是 40/220src1 的概率是 60/220是 2 的概率是 60/220是 3 的概率是 60/220. 再例如 dst dist {0:/40; [1:3]:/60;}; 即 dst0 的概率是 40/100dst1 的概率是 20/100是 2 的概率是 20/100是 3 的概率是 20/100. 综上src dist {0:30; [1:3]:90;}; dst0 的概率是 30/(90*330)30/3000.1
4.分析下面的一段程序正确的打印结果是: fork begin #20 $ display(“A”); end begin #10 $ display(“B”); end join_none #5 $ display(“C”); A.CBA B. BCA C.ABC D.C 解析 https://blog.csdn.net/qq_31348733/article/details/100382377 1join:The parent process blocks until all the processes spawned by this fork complete. 简单来说fork…join 内的所有语句都是并发执行对于 begin…end 内部是顺序执行 2join_any:The parent process blocks until any one of the processes spawned by this fork completes. 简单来说一旦 fork…join_any 内任何一个线程完成父线程就会继续运行 3join_none:The parent process continues to execute concurrently with all the processes spawned by the fork. The spawned processes do not start executing until the parent thread executes a blocking statement or terminates. 简单来说子线程和父线程会同时执行。
5下面有关 Cache 的说法哪一个是不正确的? A. 设置 Cache 的理论基础是程序访问的局部生原理 B. Cache 与主存统一编址Cache 的地址空间属于主存的一部分 C. 设置 Cache 的目的是解决 CPU 和主存之间的速度匹配问题 D. Cache 的功能匀由硬件实现对程序员是透明的 解析 A使用 Cache 改善系统性能的依据是程序的局部性原理 [1] Bcache 的地址与内存地址是两码事不统一编址也没有从属关系 CCache 是介于 CPU 和主存之间的小容量存储器存取速度比主存快接近 CPU。它能高 速地向 CPU 提供指令和数据提高程序的执行速度。Cache 技术是为了解决 CPU 和主存之 间速度不匹配而采用的一项重要技术。 DCache 是主存的缓冲存储器由高速的 SRAM 组成所有控制逻辑全部由硬件实现对 程序员而言是透明的。随着半导体器件集成度的不断提高当前有些 CPU 已内置 Cache并 且出现了两级以上的多级 Cache 系统。 Cache 通常采用相联存储器。Cache 又分为 L1Cache一级缓存和 L2Cache二级缓存 L1Cache 主要是集成在 CPU 内部而 L2Cache 集成在主板上或是 CPU 上。
6对于独立复位的模块,只需要考虑对后级模块的影响无需考虑对前级模块的影响。 A.正确 B.错误 解析B 考虑到可能会存在反馈电路因此选择错误。
7System Verilog 中下面那种数组在使用前需要先执行 new 操作( ) A. Dynamic arrays B. Associative arrays C. packed array D. 多维数组
8.System Verilog 中,下面哪种数组在使用前需要执行 new 操作( ) a.压缩数组 b.联合数组 c.动态数组 d.多维数组 解析:动态数组通过 new ( )函数预先分配存储空间。
9下列哪个不是 Verilog 系统函数( ) A. $ finish B. $ head C. $ time D. $ write 解析 r e a d m e m b 和 readmemb 和 readmemb和readmemh 用来从文件中读取数据到存贮器中。 $finish 的作用是退出仿真器返回主操作系统也就是结束仿真过程。 $write(p1,p2,…pn);输出信息即将参数 p2 到 pn 按参数 p1 给定的格式输出。 $time 返回一个 64 位的整数来表示当前的仿真时刻值
10以下 Verilog 运算符号中优先级最高的是? A. B.“ C. D. 解析 11模块只收敛做到 0.75V提压到 0.85V 可以正常工作 A.正确 B.错误
12异步电路都不需要 STA 进行约束检查 A.是 B.否 解析STA 都是针对同步电路的
13在设计状态机时有两种常用的编码方式one‐hot code、binary code前者相对于后者 的优势主要体现在 A.实现电路的速度更快 B.实现电路的面积更小 C.编码方式简单 D.实现电路的功耗更低 解析 独热码和二进制码的优缺点比较: 二进制码、格雷码使用最少的触发器但是消耗较多的组合逻辑(用于译码) ; 独热码则正好相反因为状态比较时仅需要比较一位从而在一定程度上简化了译码逻辑。 虽然在表示同样的状态时独热码占用较多的位也就是消耗较多的触发器但这些额外的 触发器占用面积可与译码电路省下来的面积相抵消。 在 CPLD 更多的提供组合逻辑而 FPGA 提供更多的触发器资源所以在 CPLD 中更多的使用 二进制、格雷编码在 FPGA 中更多使用独热编码。 另一方面对于小型设计 gray‐code 和 binary‐code 编码更有效。对于大型设计one‐hot 编 码更高效。
14对于相同位数输入的变量比较器大于和小于的面积是一样的 A.对 B.错误 解析需要考虑有无符号位如果无符号大小面积相同有符号是不同
15有关综合的说法以下哪个选项是错误的? A. 相同的 RTL 代码每次综合出来的网表可能是不一样的 B. 综合网表可用于 EDA 功能仿真 C. casez 是不可综合的 D. 时序逻辑 always 语句中if‐else 如果 else 的分支缺乏会综合成 latch 解析 在组合逻辑中当缺少嵌套 if‐else 语句中的最后一个 else 子句时它将推断一个锁存器因 为寄存器必须记住原来的值。 在一个时序逻辑的 always 语句块中如果最后的 else 语句丢失仍然会继续推断出触发器。
16在 Verilog 代码中对有符号数进行比特选择或拼接其结果是无符号数 A.正确 B.错误 解析 1对于长位宽赋值给短位宽的情况无论左操作数、右操作数是有符号数还是无符号数 都是直接截断高位而左操作数二进制所表示的实际十进制数据要看左操作数是无符号数还 是有符号数如果左操作数是无符号数直接转换成十进制即可如果是有符号数则看成 2 的补码解析成十进制数这也是实际计算机系统中有符号数的表示方法。 2对于短位宽赋值给长位宽的情况需要对高位进行位扩展具体是扩展 1 还是扩展 0 记住完全依据右操作数!具体如下 1右操作数是无符号数则无论左操作数是什么类型高位都扩展成 0 2右操作数是有符号数则要看右操作数的符号位按照右操作数的符号位扩展符号位 是 1 就扩展 1是 0 就扩展 0 3位扩展后的左操作按照是无符号数还是有符号数解析成对应的十进制数值如果是无符 号数则直接转换成十进制数值如果是有符号数则看成 2 的补码解析成十进制数 4从上面 4 种情况看出有符号数赋值成无符号数会出现数据错误的情况因此要避免这 种赋值而其他情况都是可以保证数据正确的。
