最佳建站模板,优设网学影视剪辑免费,什么专业就业前景好,wordpress模板怎么安装教程目录0.ARM架构的历史简介1.Cortex-A7 MPCore(即多核) 简介2.Cortex-A 处理器九种运行模式3.Cortex-A 寄存器组#xff08;内核寄存器#xff09;3.1通用寄存器3.1.1未备份寄存器(R0~R7)3.1.2备份寄存器(R8~R12、SP指针R13、备份R14也叫LR)3.1.3程序计数器R15(PC)3.2程序状态寄…
目录0.ARM架构的历史简介1.Cortex-A7 MPCore(即多核) 简介2.Cortex-A 处理器九种运行模式3.Cortex-A 寄存器组内核寄存器3.1通用寄存器3.1.1未备份寄存器(R0~R7)3.1.2备份寄存器(R8~R12、SP指针R13、备份R14也叫LR)3.1.3程序计数器R15(PC)3.2程序状态寄存器(CPSR)0.ARM架构的历史简介 摘自「ARM 架构」是一种怎样的处理器架构 - 大狸的回答 - 知乎 https://www.zhihu.com/question/325679399/answer/692728301 打个比方ARM一开始是一家盖房子的公司后面这家公司盖房子业绩平平于是就转变策略不盖房子了转而开始卖盖房子所需要的设计图纸方案同时还和买方案盖房子的客户一起盖房子。在这里房子就是所谓的芯片图纸方案就是指芯片的算法架构等等的知识产权。
ARM向他的客户提供授权软件包等通过授权费和版税赚钱然后因为这种模式又因为很多公司也需要芯片处理器于是ARM就与很多公司产生了合作关系比如德州仪器苹果诺基亚等等。
90年代初移动终端开始兴起ARM认为移动终端的前景不错就和诺基亚合作推出了第一款ARM处理器的手机。后面尝到了甜头而且和乔布斯的关系也挺好于是就专门为苹果产品设计了处理器而乔布斯天才的产品能力将iPod和iPhone打造成了改变世界的爆款。 由于各种应用都是建立在ARM的地基上的ARM的处理器便理所应当的一跃成为移动终端中无法替代的核心。那么好吧谷歌研发安卓的时候一看大家都是这么玩也只能顺应潮流就把房子盖在ARM的地基上了。
ARM的对手因特尔在90年代初因为觉得手机没什么发展前景不肯投入把这块市场拱手让给了ARM现在估计肠子都悔青了。ARM走到今天这一步也是顺应了科技的潮流因为移动终端的迅猛发展将它推到了这个位置上。
ARM早些年的芯片分为ARMv123456体系每个体系下又有细分的产品后来ARM觉得这个名字不好听在做新的处理器ARMv7体系架构时就起了个听起来高大上的名字叫大脑皮层Cortex对应不同的市场分别有三个系列ARM。其中A系列是对应智能移动终端的。
ARM的处理器所用的指令集为精简指令集RISCReduced Instruction Set Computing其指令比较简单ARM处理器的功耗是非常低的所以是很适用于手机这种小型的移动设备上的。
现如今的手机芯片都需要在ARM搭建好的框架里去盖房子要想去搭建框架不是一朝一夕能够完成的将会是一个漫长探索大量投入过程。
1.Cortex-A7 MPCore(即多核) 简介 参考了《Cortex-A7 Technical ReferenceManua.pdf》和《ARM Cortex-A(armV7)编程手册 V4.0.pdf》这俩份文档这两份文档都是 ARM 官方的文档详细的介绍了 Cortex-A7 架构和ARMv7-A 指令集。 Cortex-A7 MPcore 处理器支持 1~4 核通常是和 Cortex-A15 组成 big.LITTLE 架构的Cortex-A15 作为大核负责高性能运算比如玩游戏啥的Cortex-A7 负责普通应用因为 Cortex-A7 省电。
Cortex-A7 本身性能也不弱不要看它叫做 Cortex-A7 但是它可是比 Cortex-A8 性能要强大而且更省电。ARM 官网对于 Cortex-A7 的说明如下
“在 28nm 工艺下Cortex-A7 可以运行在 1.2~1.6GHz并且单核面积不大于 0.45mm 2 (含有浮点单元、NEON 和 32KB 的 L1 缓存)在典型场景下功耗小于 100mW 这使得它非常适合对功耗要求严格的移动设备这意味着 Cortex-A7 在获得与 Cortex-A9 相似性能的情况下其功耗更低”。
Cortex-A7 MPCore 支持在一个处理器上选配 1~4 个内核Cortex-A7 MPCore 多核配置如图 Cortex-A7 MPCore 的 L1 可选择 8KB、16KB、32KB、64KBL2 Cache 可以不配也可以选择 128KB、256KB、512KB、1024KB。I.MX6UL 配置了 32KB 的 L1 指令 Cache 和 32KB 的L1 数据 Cache以及 128KB 的 L2 Cache。Cortex-A7MPCore 使用 ARMv7-A 架构主要特性如下
①、SIMDv2 扩展整形和浮点向量操作。②、提供了与 ARM VFPv4 体系结构兼容的高性能的单双精度浮点指令支持全功能的IEEE754。③、支持大物理扩展(LPAE)最高可以访问 40 位存储地址也就是最高可以支持 1TB 的内存。④、支持硬件虚拟化。⑤、支持 Generic Interrupt Controller(GIC)V2.0。⑥、支持 NEON可以加速多媒体和信号处理算法。
2.Cortex-A 处理器九种运行模式
以前的 ARM 处理器有 7 种运行模型User、FIQ、IRQ、Supervisor(SVC)、Abort、Undef和 System其中 User 是非特权模式某些访问受限比如你的开机密码其余 6 种都是特权模式访问不受限。但新的 Cortex-A 架构加入了TrustZone 安全扩展所以就新加了一种运行模式Monitor新的处理器架构还支持虚拟化扩展因此又加入了另一个运行模式Hyp所以 Cortex-A7 处理器有 9 种处理模如表知道前3个即可
模式描述User(USR)用户模式非特权模式大部分程序运行的时候就处于此模式。FIQ快速中断模式进入 FIQ 中断异常IRQ一般中断模式FIQ、IRQ二者区别Supervisor(SVC)超级管理员模式特权模式供操作系统使用。Monitor(MON)监视模式这个模式用于安全扩展模式。Abort(ABT)数据访问终止模式用于虚拟存储以及存储保护。Hyp(HYP)超级监视模式用于虚拟化扩展。Undef(UND)未定义指令终止模式。System(SYS)系统模式用于运行特权级的操作系统任务注‘’表示为笔者翻译不保证翻译的准确性。 除了 User(USR)用户模式以外其它 8 种运行模式都是特权模式。这几个运行模式可以通过软件进行任意切换也可以通过中断或者异常来进行切换。大多数的程序都运行在用户模式用户模式下是不能访问系统所有资源的有些资源是受限的要想访问这些受限的资源就必须进行模式切换。但是用户模式是不能直接进行切换的用户模式下需要借助异常来完成模式切换当要切换模式的时候应用程序可以产生异常在异常的处理过程中完成处理器模式切换。
当中断或者异常发生以后处理器就会进入到相应的异常模式种每一种模式都有一组寄存器供异常处理程序使用这样的目的是为了保证在进入异常模式以后用户模式下的寄存器不会被破坏。
如果学过 STM32 和 UCOS、FreeRTOS 就会知道STM32 只有两种运行模式特权模式和非特权模式但是 Cortex-A 就有 9 种运行模式。
3.Cortex-A 寄存器组内核寄存器
这是Cortex-A 的内核寄存器组注意不是芯片的外设RAM寄存器不是开发使用的用户手册上的寄存器 寄存器指的是CPU内核里的寄存器如r0,r1等 外设寄存器一般是指一些某一特殊功能的物理地址外设寄存器的物理地址都在0x48000000~0x5FFFFFFF。外设寄存器就是平常说的ARM中的特殊功能寄存器。 CPU全名Central Processing Unit中央处理器。这是一块超大规模的集成电路包含上亿的晶体管是一台计算机的运算核心Core和控制核心ControlUnit。它的功能主要是解释计算机指令以及处理计算机软件中的数据。 它的主要构成是运算器、控制器、寄存器 运算器可以执行定点或浮点算术运算操作、移位操作以及逻辑操作也可执行地址运算和转换。控制器主要是负责对指令译码并且发出为完成每条指令所要执行的各个操作的控制信号。其结构有两种一种是以微存储为核心的微程序控制方式一种是以逻辑硬布线结构为主的控制方式。寄存器寄存器部件包括寄存器、专用寄存器和控制寄存器。通用寄存器又可分定点数和浮点数两类它们用来保存指令执行过程中临时存放的寄存器操作数和中间或最终的操作结果。通用寄存器是中央处理器的重要部件之一。 主要参考 《ARM Cortex-A(armV7)编程手册 V4.0.pdf》的“第 3 章 ARM Processor Modes And Registers”。
ARM 架构提供了 16 个 32 位的通用寄存器(R0~R15)供软件使用前 15 个(R0~R14)可以用作通用的数据存储R15 是程序计数器 PC用来保存将要执行的指令。ARM 还提供了一个当前程序状态寄存器 CPSR 和一个备份程序状态寄存器 SPSRSPSR 寄存器就是 CPSR 寄存器的备份标了虚线表示有些模式下是没有的。
R13寄存器是就是堆栈指针SP寄存器 Cortex-A7 有 9 种运行模式每一种运行模式都有一组与之对应的寄存器。每一种模式可见的寄存器包括 15 个通用寄存器(R0~R14)、一两个程序状态寄存器和一个程序计数器 PC。在这些寄存器中有些是所有模式所共用的同一个物理寄存器有一些是各模式自己所独立拥有的各个模式所拥有的寄存器如表 浅色字体的是与 User 模式所共用的寄存器蓝绿色背景的是各个模式所独有的寄存器。可以看出在所有的模式中低寄存器组(R0~R7)是共享同一组物理寄存器的只是一些高寄存器组在不同的模式有自己独有的寄存器比如 FIQ 模式下 R8~R14 是独立的物理寄存器。假如某个程序在 FIQ 模式下访问 R13 寄存器那它实际访问的是寄存器 R13_fiq如果程序处于 SVC 模式下访问 R13 寄存器那它实际访问的是寄存器 R13_svc。总结一下Cortex-A 内核寄存器组成如下
①、34 个通用寄存器包括 R15 程序计数器(PC)这些寄存器都是 32 位的。②、8 个状态寄存器包括 CPSR 和 SPSR。③、Hyp 模式下独有一个 ELR_Hyp 寄存器。 注意ARM的CPU 不能直接访问存储器(RAM)中的数据必须要通过中间的寄存器R0还是RX在后面的汇编章节会讲到。 3.1通用寄存器
R0~R15 就是通用寄存器通用寄存器可以分为以下三类 ①、未备份寄存器即 R0~R7。 ②、备份寄存器即 R8~R14。 ③、程序计数器 PC即 R15。
3.1.1未备份寄存器(R0~R7)
未备份寄存器指的是 R0~R7 这 8 个寄存器因为在所有的处理器模式下这 8 个寄存器都是同一个物理寄存器在不同的模式下这 8 个寄存器中的数据就会被破坏。所以这 8 个寄存器并没有被用作特殊用途
3.1.2备份寄存器(R8~R12、SP指针R13、备份R14也叫LR)
备份寄存器中的 R8~R12 这 5 个寄存器有两种物理寄存器在快速中断模式下(FIQ)它们对应着 Rx_irq(x8~12)物理寄存器其他模式下对应着 Rx(8~12)物理寄存器。FIQ 是快速中断模式看名字就是知道这个中断模式要求快速执行 FIQ 模式下中断处理程序可以使用 R8~R12寄存器因为 FIQ 模式下的 R8~R12 是独立的因此中断处理程序可以不用执行保存和恢复中断现场的指令从而加速中断的执行过程。
备份寄存器 R13一共有 8 个物理寄存器其中一个是用户模式(User)和系统模式(Sys)共用的剩下的 7 个分别对应 7 种不同的模式。R13 也叫做 SP用来做为栈指针。基本上每种模式都有一个自己的 R13 物理寄存器应用程序会初始化 R13使其指向该模式专用的栈地址这就是常说的初始化 SP 指针。
备份寄存器 R14 一共有 7 个物理寄存器其中一个是用户模式(User)、系统模式(Sys)和超级监视模式(Hyp)所共有的剩下的 6 个分别对应 6种不同的模式。R14 也称为连接寄存器(LR)LR 寄存器在 ARM 中主要用作如下两种用途
①、每种处理器模式使用 R14(LR)来存放当前子程序的返回地址自己的理解程序保存在ROM里面运行在RAM里面CPU内部寄存器保存程序的地址、SP堆栈指针及数据等CPU内存运算器进行运算操作如果使用 BL 或者 BLX来调用子函数的话R14(LR)被设置成该子函数的返回地址在子函数中将 R14(LR)中的值赋给 R15(PC)即可完成子函数返回比如在子程序中可以使用如下代码
MOV PC, LR 寄存器 LR 中的值赋值给 PC实现跳转\或者可以在子函数的入口出将 LR 入栈
PUSH {LR} 将 LR 寄存器压栈在子函数的最后面出栈即可
POP {PC} 将上面压栈的 LR 寄存器数据出栈给 PC 寄存器严格意义上来讲应该是将LR-4 赋给 PC因为 3 级流水线这里只是演示代码。②、当异常发生以后该异常模式对应的R14寄存器被设置成该异常模式将要返回的地址R14 也可以当作普通寄存器使用。
3.1.3程序计数器R15(PC)
程序计数器 R15 也叫做 PCR15 保存着当前执行的指令地址值加 8 个字节这是因为 ARM的流水线机制导致的。ARM 处理器 3 级流水线取指-译码-执行这三级流水线循环执行比如当前正在执行第一条指令的同时也对第二条指令进行译码第三条指令也同时被取出存放在 R15(PC)中。
我们喜欢以当前正在执行的指令作为参考点也就是以第一条指令为参考点那么 R15(PC)中存放的就是第三条指令换句话说就是 R15(PC)总是指向当前正在执行的指令地址再加上 2 条指令的地址。对于 32 位的 ARM 处理器每条指令是 4 个字节所以:
R15 (PC)值 当前执行的程序位置 8 个字节。0X2000 MOV R1, R0 ;执行
0X2004 MOV R2, R3 ;译指
0X2008 MOV R4, R5 ;取值PC3.2程序状态寄存器(CPSR)
所有的处理器模式都共用一个 CPSR 物理寄存器因此 CPSR 可以在任何模式下被访问。*CPSR 是当前程序状态寄存器该寄存器包含了条件标志位、中断禁止位、当前处理器模式标志等一些状态位以及一些控制位。所有的处理器模式都共用一个 CPSR 必然会导致冲突为此除了 User 和 Sys 这两个模式以外其他 7 个模式每个都配备了一个专用的物理状态寄存器叫做 SPSR(备份程序状态寄存器)当特定的异常中断发生时SPSR 寄存器用来保存当前程序状态寄存器(CPSR)的值当异常退出以后可以用 SPSR 中保存的值来恢复 CPSR。
因为 User 和 Sys 这两个模式不是异常模式所以并没有配备 SPSR因此不能在 User 和Sys 模式下访问 SPSR会导致不可预知的结果。由于 SPSR 是 CPSR 的备份因此 SPSR 和CPSR 的寄存器结构相同如图 N(bit31)当两个补码表示的 有符号整数运算的时候N1 表示运算对的结果为负数N0表示结果为正数。 Z(bit30) Z1 表示运算结果为零Z0 表示运算结果不为零对于 CMP 指令Z1 表示进行比较的两个数大小相等。 C(bit29)在加法指令中当结果产生了进位则 C1表示无符号数运算发生上溢其它情况下 C0。在减法指令中当运算中发生借位则 C0表示无符号数运算发生下溢其它情况下 C1。对于包含移位操作的非加/减法运算指令C 中包含最后一次溢出的位的数值对于其它非加/减运算指令C 位的值通常不受影响。 V(bit28) 对于加/减法运算指令当操作数和运算结果表示为二进制的补码表示的带符号数时V1 表示符号位溢出通常其他位不影响 V 位。 Q(bit27) 仅 ARM v5TE_J 架构支持表示饱和状态Q1 表示累积饱和Q0 表示累积不饱和。 IT[1:0] (bit26:25) 和 IT[7:2] (bit15:bit10) 一起组成 IT[7:0]作为 IF-THEN 指令执行状态。 J(bit24) 仅 ARM_v5TE-J 架构支持J1 表示处于 Jazelle 状态此位通常和 T(bit5)位一起表示当前所使用的指令集如表
JT描述00ARM01Thumb11ThumbEE10Jazelle
GE[3:0 ] (bit19:16)SIMD 指令有效大于或等于。IT[7:2] (bit15:10) 参考 IT[1:0]。E(bit9) 大小端控制位E1 表示大端模式E0 表示小端模式。A(bit8) 禁止异步中断位A1 表示禁止异步中断。I(bit7) I1 禁止 IRQI0 使能 IRQ。F(bit6) F1 禁止 FIQF0 使能 FIQ。T(bit5) 控制指令执行状态表明本指令是 ARM 指令还是 Thumb 指令通常和 J(bit24)一起表明指令类型参考 J(bit24)位。M[4:0] 处理器模式控制位含义如表
M[4:0]处理器模式10000User 模式10001FIQ 模式10010IRQ 模式10011Supervisor(SVC)模式10110Monitor(MON)模式10111Abort(ABT)模式11010Hyp(HYP)模式11011Undef(UND)模式11111System(SYS)模式
