wap 网站 源码,制作手游需要学什么软件,网站开发项目风险,有关手机网站建设一、计算机系统概论
计算机由硬件和软件两大部分组成 软件分系统软件和应用软件翻译程序有两种#xff1a;编译程序和解释程序冯诺依曼计算机的特点#xff1a; 计算机由运算器、存储器、控制器、输入设备和输出设备五大部分组成。指令和数据以同等地位存放于存储器内#…一、计算机系统概论
计算机由硬件和软件两大部分组成 软件分系统软件和应用软件翻译程序有两种编译程序和解释程序冯诺依曼计算机的特点 计算机由运算器、存储器、控制器、输入设备和输出设备五大部分组成。指令和数据以同等地位存放于存储器内可按地址寻访。指令和数据用二进制表示指令由操作码和地址码组成操作码用来表示操作的性质地址码用来表示操作数在存储器中的位置。指令在存储器内按顺序存放。机器以运算器为中心输入设备与存储器之间的数据传送通过运算器完成。存储容量存储单元个数存储字长
二、计算机发展及应用
硬件技术对计算机更新迭代的影响 一1946-1957电子管二1958-1964晶体管三1965-1971中、小规模集成电路四1972-1977大规模集成电路五1978-至今大规模集成电路
Moore摩尔定律微芯片上集成的晶体管数目每3年翻两番。 三、系统总线
计算机系统的五大部件的互连方式有两种 各部件之间使用单独的连线称为分散连接。各部件连到一组公共信息传输线上称为总线连接。总线的分类 片内总线 芯片内部的总线CPU芯片内部寄存器与寄存器之间、寄存器与算逻单元ALU之间系统总线 数据总线双向地址总线单向控制总线通信总线 串行通信并行通信总线性能指标 总线宽度通常指数据总线的根数总线带宽可理解为总线的数据传输速率时钟同步/异步总线复用信号线数地址总线、数据总线、控制总线总和总线控制方式突发工作、自动配置、仲裁方式、逻辑方式、计数方式其他指标总线判优控制 集中式 链式查询计数器定时查询独立请求查询分布式
将完成一次总线操作的时间称为总线周期可分为以下四个阶段
申请分配阶段由需要使用总线的主模块或主设备提出申请经总线仲裁机构决定下一传输周期的总数使用权授于某一申请者。寻址阶段取得了使用权的主模块通过总线发出本次要访问的从模块或从设备的地址及有关命令启动参与本次传输的从模块。传数阶段主模块和从模块进行数据交换数据由源模块发出经数据总线流入目的模块。结束阶段主模块的有关信息均从系统总线上撤除让出总线使用权。
总线通信控制通过同步通信、异步通信、半同步通信、分离式通信来解决通信双方如何获知传输开始和传输结束以及通信双方如何协调如何配合的问题。
同步通信通信双方由统一时标控制数据传送异步通信允许各模块速度的不一致性给设计者充分的灵活性和选择余地。采用应答方式分为 不互锁主模块发出请求信号后不必等待接到从模块的回答信号而是经过一段时间确认从模块已收到请求信号后便撤销其请求信号从模块接到请求信号后在条件允许时发出回答信号并且经过一段时间确认主模块已收到回答信号后自动撤销回答信号。半互锁主模块发出请求信号必须待接到从模块的回答信号后再撤销其请求信号有互锁关系。而从模块不必全互锁主模块发出请求信号必须待从模块回答后再撤销其请求信号从模块发出回答信号必须待获知请求信号撤销后再撤销回答信号。 波特率bps单位时间内传送二进制数据的位数比特率bps单位时间内传送二进制有效数据的位数半同步通信增设了一条“等待”响应信号线采用插入时钟等待周期的措施来协调通信双方的配合问题。分离式通信将一个传输周期分解为两个子周期。
四、存储器
存储器的层次结构
缓存-主存层次主要解决CPU和主存速度不匹配问题。主存-辅存层次主要解决存储系统的容量问题。
主存中存储单元地址的分配
大端、大尾方式高位字节放低地址低位字节放低地址小端、小尾方式高位字节放高地址、低位字节放低地址
随机存储器
静态RAM 动态RAM
存储器的校验练题
高速缓冲存储器Cache
直接映射全相联映射组相联映射
五、输入输出系统
简答题
1、I/O地址码的编址方式
统一编址将I/O地址看作存储器的一部分。不统一编址I/O设备和存储器地址是分开的所有对I/O设备的访问与访存指令相似需要I/O专用指令。
2、I/O设备与主机信息传送的控制方式
程序查询方式 由CPU不断查询I/O设备是否已做好准备从而控制I/O设备与主机交换信息 程序中断方式 倘若CPU在启动I/O设备后不查询设备是否已准备就绪继续执行自身程序只是当I/O设备准备就绪并向CPU发出中断请求后才予以响应。 DMA方式 在DMA方式中主存与I/O设备之间有一条数据通路主存与I/O设备交换信息时无需调用中断服务程序。 六、计算机的运算方法
考点
通过补码进行加减定点数与浮点数的表示有符号数与无符号数表示四则运算
