镇江网站建设,北京网站开发专员,北京华昊网站建设,上海装修公司排名统帅目录
1.1 Timing Arc概念
1.2 Timing Arcs的类型
1.3 Timing Sense(时序感知)
1.4 参考资料 1.1 Timing Arc概念 在时序工具对设计进行时序分析时#xff0c;经常会看到一个概念Timing Arch(时序弧)。Timing Arc是一个信号一个单元Cell的输入引脚Pin到该单元输出引脚Outpu…目录
1.1 Timing Arc概念
1.2 Timing Arcs的类型
1.3 Timing Sense(时序感知)
1.4 参考资料 1.1 Timing Arc概念 在时序工具对设计进行时序分析时经常会看到一个概念Timing Arch(时序弧)。Timing Arc是一个信号一个单元Cell的输入引脚Pin到该单元输出引脚Output Pin间的路径。对于一个单元Cell可以存在多个时序弧通过时序弧的信息我们可以计算每一段路径的时延从而进行时序分析以及优化。
1.2 Timing Arcs的类型 时序弧分为单元弧Cell Arc和线弧Net Arc单元弧有分为组合逻辑弧和时序逻辑弧 组合逻辑弧信号从组合逻辑单元的输入引脚到输出引脚的路径 时序逻辑弧信号从时序逻辑单元如触发器FF和锁存器Latch的时钟输入引脚Clock Pin到输出引脚或者是时钟输入引脚到时序单元的其他输入引脚下图中ck到D之间的时序弧即是用于setup、hold分析CK到Q的路径为时序单元内部的传输时延。 线弧一个单元的输出引脚到另一个单元输入引脚之间的路径即为线弧Net Arcs线弧引起信号在时序路径中的Net中存在传输时延。 1.3 Timing Sense(时序感知) Timing Sense时序感知是时序弧中源引脚到目的引脚的边沿传输变换可以分为三类Positive unate,Negative unate和Non unateTiming Sense也可称为Unateness单边性。 Positive unate arc: 如果源引脚的上升沿切换能引起目的引脚的上升沿切换则该段弧即为正级弧。如AND与门单元OR或门单元缓冲器BUFFER以及所有的Net arc都属于Positive Unate arcs。
以AND门为例AND逻辑门真值表如下图 分析如下
A0,B为0-》1时输出Y不会变化一直为0
A1,B为0-》1时输出也是上升沿切换
B0,A为0-》1时输出Y不会变化一直为0
B1,A为0-》1时输出也是上升沿切换
上升沿切换图如下 下降沿切换如下图 因此AND存在4个时序弧上升沿时输入引脚A引脚B到输出Y下降沿时输入引脚A引脚B到输出Y. Negative unate arc:如果源引脚的上升沿切换能引起目的引脚的下降沿切换则该段弧即为负级弧。如NAND与非门单元NOR或非门单元以及反相器都属于Negative Unate arcs。 以或非门为例真值表如下图 分析如下
A0,B为0-》1时输出Y下降沿切换
A1,B为0-》1时输出Y不变为0
B0,A为0-》1时输出Y下降沿变换
B1,A为0-》1时输出Y不变为0
上升沿切换如下 下降沿切换如下 同样地NOR存在4个时序弧上升沿时输入引脚A引脚B到输出Y下降沿时输入引脚A引脚B到输出Y,和Positive unate arc不同的是输出边沿切换与输入相反。 Non Unate arc:如果源引脚的边沿切换与目的引脚的边沿切换无相同或相反的关系则该段弧即为Non-unate时序弧。如XOR异或门单元
异或门的真值表如下图 分析如下
A0,B为0-》1时输出Y上升沿变换
A1,B为0-》1时输出Y下降沿变换
B0,A为0-》1时输出Y上升沿变换
B1,A为0-》1时输出Y下降沿变换
上升沿切换图如下图 下降沿变换图 通过这种变化关系可以知道输出的边沿变换无法仅仅看一个输入引脚的变换。对于B上升沿的切换输出Y还和输入A有关A的值会影响输出Y是同边沿还是反边沿切换
1.4 参考资料
https://www.vlsi-expert.com
