国外做各种趣味实验的网站,桂林广告公司网站建设,芜湖做网站多少钱,滨海网站建设公司文章目录 一、锁存器简介二、verilog源码三、综合及仿真结果一、锁存器简介
本文介绍数字逻辑电路中一种常用的基础时序逻辑电路-锁存，顾名思义，它的功能就是将输入在控制信号有效时透明传输到输出端，当控制信号无效时，输出值保持不变。它具有记忆和存储功能。这是它区别组… 文章目录 一、锁存器简介二、verilog源码三、综合及仿真结果 一、锁存器简介
本文介绍数字逻辑电路中一种常用的基础时序逻辑电路-锁存，顾名思义，它的功能就是将输入在控制信号有效时透明传输到输出端，当控制信号无效时，输出值保持不变。它具有记忆和存储功能。这是它区别组合逻辑的基本点。
下图是锁存器的门级结构图。它由两个与非门、一个反相器及后级的RS锁存器构成。
锁存器的逻辑真值表如下表所示：
锁存器通常用下面的符号描述： 二、verilog源码
// module implements d-latchmodule dlatch
