网站开发需要的人员,南京手机网站,皋兰网站建设平台,网站托管服务公司电赛一等奖#xff01;简易数字频率计设计#xff08;原理图、PCB、源码、分析报告#xff09; 这份文件是关于合肥工业大学电气与自动化工程学院的一个项目报告#xff0c;题目为“基于TMS320F2812的简易数字频率计”。项目由方敏、侯其立、李苗、张巧云四位本科生完成简易数字频率计设计原理图、PCB、源码、分析报告 这份文件是关于合肥工业大学电气与自动化工程学院的一个项目报告题目为“基于TMS320F2812的简易数字频率计”。项目由方敏、侯其立、李苗、张巧云四位本科生完成指导教师为徐科军教授。以下是该项目报告的核心内容概述
项目背景与目的
频率测量在多个领域非常重要因此高精度、宽量程的数字频率计成为了关键的测量工具。项目设计采用了多周期测量原理通过标准频率信号填充被测信号的整数个周期以消除计数误差提高测量精度。
系统设计与实现
选用了TMS320F2812型号的DSP芯片作为核心处理单元利用其高精度时钟和快速运算能力。结合DSP芯片的事件管理器如捕获单元、定时/计数单元、比较单元和脉宽调制电路PWM实现了高精度的频率测量及脉宽和占空比的测量。
系统指标与性能
系统设计满足了高精度测量的要求具体性能指标包括幅度范围、频率范围、最大相对误差等。系统在保证最大相对误差的前提下尽可能扩大了测量范围。
测量方法及理论误差分析
详细介绍了频率测量、脉宽和占空比测量以及幅值测量的方法和理论误差分析。讨论了量化误差、测量原理误差和标准频率误差对测量结果的影响。
摘要 频率测量用途非常广泛高精度、宽量程的数字频率计因而成为重要的测量仪器。本设 计采用多周期测量原理即用标准频率信号填充整数个周期的被测信号从而消除了被测信 号1 的计数误差其测量精度仅与门控时间和标准频率有关克服传统的直接测频或者直 接测周法均不能全面满足高精度要求的缺陷。选用 TMS320F2812 型号的 DSP 芯片作为核心处 理单元结合其高精时钟和快速运算的优点充分利用其内部的事件管理器捕获单元定 时/计数单元比较单元脉宽调制电路 PWM实现高精度的频率测量并且实现了脉宽和 占空比的测量。 关键词 高精度频率测量脉宽和占空比测量多周期测量原理DSP 系统组成 系统主要是由电源管理模块输入调理模块信号处理模块通讯模块和 D 触发器组 成如图 所示 信号处理部分 本设计中采用的 DSP 芯片型号为 TMS320F2812它是到目前为止 C2000 系列中性能最强 大的一代产品。系统中F2812 协调整个系统各模块的有序工作并且承担着信号处理的任 务。 系统软件设计 系统软件设计采取模块化设计方案将完成特定功能或者类似功能的子程序组合成功能 模块主要功能模块有初始化模块、中断模块、频率测量模块、脉宽测量模块、SCI 通信 模块以及看门狗模块等由主监控程序统一调用协调各个部分正常有序工作。软件系统功 能框图如图所示。 关键程序: EV 配置程序 void InitEv(void) { EvaRegs.GPTCONA.all 0; EvbRegs.GPTCONB.all 0; EvaRegs.EXTCONA.bit.INDCOE1;// EvaRegs.GPTCONA.bit.T1CTRIPE 1;//使能定时器 1 输出切断功能 EvaRegs.GPTCONA.bit.T1CMPOE 1;//使能 T1 比较输出,允许独立使能禁止 //将通用定时器 1 的比较输出设置成低电平有效 EvaRegs.GPTCONA.bit.T1PIN 1; // 将定时器 1 设置成连续增计数模式外部时钟使能 T1 比较 EvaRegs.T1CON.all 0x101a; EvaRegs.T1PR0xffff; EvaRegs.T1CMPR1; // 将定时器 2 设置成连续增计数模式 4 分频内部时钟 EvaRegs.T2CON.all 0x1288; EvaRegs.T2PR 0xffff; EvbRegs.T3PR 0xffff; EvbRegs.T3CMPR 30000;//T3CMPR 设置为 10000 预置时间 EvbRegs.T4PR0xffff; EvbRegs.T4CON.all0x1000; //T4 使用内部时钟 EvaRegs.CAPCONA.all 0x04E4; //CAP3 时基为 T1,检测上边沿, CAP1 时基为 T2 ,检 测两个边沿 EvbRegs.CAPCONB.all0x0064; //CAP4 上升沿 cap5 下降沿时基 T4 } 主循环程序 while(1) { //***开始测量频率 EvaRegs.CAPCONA.bit.CAP12EN 1;//使能捕获 1 //实验发现使能捕获 1 后 CAP1FIFO 会变成 2故重新复位 EvaRegs.CAPFIFOA.bit.CAP1FIFO0; EvaRegs.CAPFIFOA.bit.CAP3FIFO0; EvaRegs.T1CON.bit.TENABLE1;//使能 T1、T2 while(EvaRegs.EVAIFRA.bit.T1CINT!1)KickDog();//等待 T1 发生比较匹配 t1cint_isr(); while(EvbRegs.EVBIFRA.bit.T3CINT!1);//等待 T3 发生比较匹配 t3cint_isr(); while(EvaRegs.EVAIFRA.bit.PDPINTA ! 1 )KickDog();//等待 PDPINTA 置位 pdpinta_isr(); //***频率测量结束禁止定时器和捕获 EvaRegs.T1CON.bit.TENABLE0;//禁止 T1、T2 EvaRegs.CAPCONA.bit.CAP12EN0;//禁止捕获 1 EvaRegs.CAPCONA.bit.CAP3EN0;//禁止捕获 3 //***计算频率周期 Freaa[n_celiang]150000000.0*(65536.0*t1ofcountt1_2-1)/((4.0*2)*(t2_2t2ofcoun t*65536.0-t2_1)); Taa[n_celiang]1.0/Freaa[n_celiang]; GpioDataRegs.GPASET.bit.GPIOA0 1;//写 1 给 GPIOA0 口 //***开始测量脉宽 EvbRegs.CAPFIFOB.bit.CAP4FIFO1;//置 CAP4FIFO 为 1 EvbRegs.T4CON.bit.TENABLE1;// 使能 T4 EvbRegs.CAPCONB.bit.CAP45EN 1;//使能 CAP45 while(EvbRegs.EVBIFRC.bit.CAP4INT!1)KickDog();//等待 CAP4 中断标志位职 位 capint4_isr(); //***脉宽测量结束禁止定时器和捕获复位中断标志位 资源下载 电赛一等奖简易数字频率计设计原理图、PCB、源码、分析报告https://download.csdn.net/download/xcltapestry/89356209?spm1001.2014.3001.5503
