服装设计有哪些网站,天元建设集团有限公司财务分析,网站建设用哪个app,设计导航目录
简介#xff1a;
目的#xff1a;
详情#xff1a; 简介#xff1a;
PCIe有很多寄存器#xff0c;也有很多控制#xff0c;包括链路状态信息#xff0c;上一节我们讲到了PCie的链路训练#xff0c;这节文章将继续学习PCIe相关知识。 目的#xff1a;
从设计…
目录
简介
目的
详情 简介
PCIe有很多寄存器也有很多控制包括链路状态信息上一节我们讲到了PCie的链路训练这节文章将继续学习PCIe相关知识。 目的
从设计开发流程来说本文属于上一篇文章的继续一般来说在开发过程是否正确识别到PCIe设备代表上一篇文章已经通过。链路训练包括枚举过程已经完成。 详情
文章从实际案例出发逐渐学习更深的知识。 这里面包含了很多信息
我们来解释以下
Bus第一个端口40第二个端口时41.下游端口时41.
Interrupt这个表示终端的向量位置。
区域0IO空间
区域2内存空间
区域4内存空间 第一个capabilitiesPOWER management capability
包括PMCR和PMCSR其结构如下
PMCR寄存器由16位组成都是只读的该设备的作用时记录下当前设备的属性。 在本文可以看到PMECLKDSI都不使能D1和D2使能电流375mA MSI capabiliyies MSI中断使能中断数一个maskable不使能64bit
地址 数据 下面时链路的具体capabilities
显示当前端口属于EPPCIE2.0 msi01中断机制需要的消息字段
Devcap该字段20主要存放 max_payload_size support.该字段主要放置设备支持的max_payload_size support参数的大小。只读。该字段决定一个TLP包最大有效负载协议位4096B。该字段仅表示设备支持的最大有效负载。在devctl中还有个max_payload_size, 这个由软件设置表示实际值。值得注意的是。在PCIe设备中max_payload_size_support 和max_payload_size不一定相同前一个是设备所能支持的最大值后一个是两者协商的结果。
