全国建设工程执业资格注册中心网站,专做农产品的网站,广 做网站蓝光电影下载,网站制作怎么赚钱1 打开Vivado软件#xff0c;新建项目 选择一个纯英文路径 选择合适的型号
产品型号ZYNQ-7010xc7z010clg400-1ZYNQ-7020xc7z010clg400-2 如果型号选错#xff0c;可以单击这里重新选择
2 创建工程源文件 可以看到文件创建成功 双击文件打开#xff0c;插入代码
modul…1 打开Vivado软件新建项目 选择一个纯英文路径 选择合适的型号
产品型号ZYNQ-7010xc7z010clg400-1ZYNQ-7020xc7z010clg400-2 如果型号选错可以单击这里重新选择
2 创建工程源文件 可以看到文件创建成功 双击文件打开插入代码
module led_twinkle(input sys_clk , //系统时钟input sys_rst_n, //系统复位低电平有效output [1:0] led //LED灯
);//reg define
reg [25:0] cnt ;//*****************************************************
//** main code
//*****************************************************//对计数器的值进行判断以输出LED的状态
assign led (cnt 26d2500_0000) ? 2b01 : 2b10 ;
//assign led (cnt 26d5) ? 2b01 : 2b10 ; //仅用于仿真//计数器在0~5000_000之间进行计数
always (posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)cnt 26d0;else if(cnt 26d5000_0000)
// else if(cnt 26d10) //仅用于仿真cnt cnt 1b1;elsecnt 26d0;
endendmodule设置字体和缩进 3 RTL分析综合 软件会生成一个原理图
4 引脚约束 参数类型对应的FPGA引脚I/O std备注sys_clkINU18LVCMOS333.3V电平sys_rst_nINN16LVCMOS333.3V电平led[0]OUTL15LVCMOS333.3V电平led[1]OUTH15LVCMOS333.3V电平
配置如图所示 然后使用CtrlS保存 关闭界面 XDC文件保存了I/O约束的信息
5 生成比特流 在这里可以看到进度
完成之后会出现一个框框点击Cancel即可
6 下载 点击这两个地方可以下载程序 点击Program 此外可以添加已有的文件到工程中 注意点击Copy source into project
