图书馆网站开发的前期准备,做做网页,富阳区建设局网站,wordpress子主题安全引言#xff1a;上一篇文章我们简单介绍了AD9129的基础知识#xff0c;包括芯片的重要特性#xff0c;外部接口相关的信号特性等。本篇我们重点介绍下项目中FPGA与AD9129互联的原理图设计#xff0c;包括LVDS IO接口设计、时钟电路以、供电设计以及PCB设计。 LVDS数据接口设…引言上一篇文章我们简单介绍了AD9129的基础知识包括芯片的重要特性外部接口相关的信号特性等。本篇我们重点介绍下项目中FPGA与AD9129互联的原理图设计包括LVDS IO接口设计、时钟电路以、供电设计以及PCB设计。 LVDS数据接口设计
当AD9129作为FPGA外设进行互联设计时需要考虑AD9129芯片IO接口电平DAC芯片与K7芯片互联的IO Bank。AD9129与FPGA互联接口特性如下表所示。
表1 AD9129接口特性 根据FPGA其他外设整体布局规划DAC分配至FPGA Bank12和Bank13上如下图所示。 图1FPGA IO Bank规划
由于Bank12和Bank13为HR IO BankFPGA LVDS接口电平标准为LVDS_25特性如下图所示因此这两个Bank VCCO采用2.5V供电。 表2 LVDS_25 DC特性 DAC LVDS数据及控制接口设计如下图所示。 图2FPGA与AD9129 LVDS IO分配电路 图3AD9129外围电路设计
另外考虑到DAC控制接口电平为LVCMOS18电平标准当DAC控制接口与FPGA 2.5V VCCO IO互联时需要使用电平转换芯片以满足IO Bank电气兼容要求。详细原理图设计如下图。 FPGA IO Bank供电 图4 DAC SPI电平转换电路
2.时钟电路设计
手册推荐的典型时钟供电电路如下图所示。 图5AD9129典型时钟电路
DACCLK_x输入的峰峰值电压为0.25~2V典型值为1V共模电压为1.25V。DACCLK_x输入时钟频率范围为1.4G~2.85GHz。
本设计选用ADI ADF4355为AD9129提供时钟原理图如下图。 图6时钟电路设计
3.电源设计
AD9129电源分为模拟电源和数字电源整个芯片最大功耗在1.1W左右最大功耗工作时需要考虑芯片散热问题。
模拟电源VSSA-1.5VImax54mA;
模拟电源VDDA1.8VImax230mA
数字电源VDD1.8VImax336mA。 图7AD9129供电电路 图8AD9129滤波电路
4. AD9129 PCB设计
电路板采用12层PCB设计层叠设计如下图所示。 图9PCB层叠设计
AD9129电路设计完成的PCB版图如下图所示。 图10AD9129 PCB设计图中绿色范围内
5. 小结
本篇我们重点介绍了FPGA与AD9129互联的原理图设计包括LVDS IO接口设计、时钟电路以、供电设计以及PCB设计。下一篇再对AD9129接口SPI接。 延伸阅读基于Xilinx K7-410T的高速DAC之AD9129开发笔记一
