公司建设网站费用会计怎么记,c2c网站都有哪些,个人站长做电音网站,电子商务静态网页设计记得《佟林传》里#xff0c;佟林练的基本功是“绕大树、解皮绳”#xff0c;然后才练成了什么“鬼影随行、柳叶绵丝掌”。 在我看来#xff0c;成为一名说得过去的FPGA设计者#xff0c;需要练好5项基本功#xff1a;仿真、综合、时序分析、调试、验证。 需要强调的一点是…记得《佟林传》里佟林练的基本功是“绕大树、解皮绳”然后才练成了什么“鬼影随行、柳叶绵丝掌”。 在我看来成为一名说得过去的FPGA设计者需要练好5项基本功仿真、综合、时序分析、调试、验证。 需要强调的一点是以上基本功是针对FPGA设计者来说的不是针对IC设计者的。对于IC设计我不懂所以不敢妄言. 对于FPGA设计者来说练好这5项基本功与用好相应的EDA工具是同一过程对应关系如下 仿真Modelsim, Quartus II(Simulator Tool) 综合Quartus II (Compiler Tool, RTL Viewer, Technology Map Viewer, Chip Planner) 时序Quartus II (TimeQues t Timing Analyzer, Technology Map Viewer, Chip Planner) 调试Quartus II (SignalTap II Logic Analyzer, Virtual JTAG, Assignment Editor) 验证Modelsim, Quartus II(Test Bench Template Writer) 掌握HDL语言虽然不是FPGA设计的全部但是HDL语言对FPGA设计的影响贯穿于整个 FPGA设计流程中与FPGA设计的5项基本功是相辅相成的。 对于FPGA设计者来说用好“HDL语言的可综合子集”可以完成FPGA设计50%的工作——设计编码。 练好仿真、综合、时序分析这3项基本功对于学习“HDL语言的可综合子集”有如下帮助 通过仿真可以观察HDL语言在FPGA中的逻辑行为。 通过综合可以观察HDL语言在FPGA中的物理实现形式。 通过时序分析可以分析HDL语言在FPGA中的物理实现特性。 对于FPGA设计者来说用好“HDL语言的验证子集”可以完成FPGA设计另外50%的工作——调试验证。 搭建验证环境通过仿真的手段可以检验FPGA设计的正确性。 全面的仿真验证可以减少FPGA硬件调试的工作量。 把硬件调试与仿真验证方法结合起来用调试解决仿真未验证的问题用仿真保证已经解决的问题不在调试中再现可以建立一个回归验证流程有助于FPGA设计项目的维护。 FPGA设计者的这5项基本功不是孤立的必须结合使用才能完成一个完整的FPGA设计流程。反过来说通过完成一个完整的设计流程才能最有效地练习这5项基本功。对这5项基本功有了初步认识就可以逐个深入学习一些然后把学到的知识再次用于完整的设计流程。如此反复就可以逐步提高设计水平。采用这样的循序渐进、螺旋式上升的方法只要通过培训入了门就可以自学自练自我提高。 市面上出售的有关FPGA设计的书籍为了保证结构的完整性对FPGA设计的每一个方面分开介绍每一方面虽然深入但是由于缺少其他相关方面的支持读者很难付诸实践只有通读完全书才能对FPGA设计获得一个整体的认识。这样的书籍作为工程培训指导书不行可以作为某一个方面进阶的参考书。如何使用现有的书籍进行自学这是后话。 对于新入职的员工来说他们往往对FPGA的整体设计流程有了初步认识5项基本功的某几个方面可能很扎实。但是由于某个或某几个方面能力的欠缺限制了他们独自完成整个设计流程的能力。入职培训的目的就是帮助他们掌握整体设计流程培养自我获取信息的能力通过几个设计流程来回的训练形成自我促进、自我发展的良性循环。在这一过程中随着对工作涉及的知识的广度和深度的认识逐步清晰新员工的自信心也会逐步增强对个人的发展方向也会逐步明确才能积极主动地参与到工程项目中来。转载于:https://blog.51cto.com/14355585/2403821
