游戏网站做代理,企业网站seo推广方案,宁波网页设计制作公司,如何建立网站详细流程verilog专用常见的信号状态有4种#xff0c;分别是0、1、z、x#xff0c;其中#xff0c;0和1是数字电路本身的状态#xff0c;它的本源是零电平和VDD电平。例如#xff0c;将一根导线接地#xff0c;它的电平就是0#xff0c;可以用数字0表示#xff0c;将一根导线接V…verilog专用常见的信号状态有4种分别是0、1、z、x其中0和1是数字电路本身的状态它的本源是零电平和VDD电平。例如将一根导线接地它的电平就是0可以用数字0表示将一根导线接VDD电平那么它传出的信号就是1。VDD是数字电源的常用标号整个芯片的电源常称为VCC芯片的地常标注为VSS。不同工艺和元器件库需要的电压VDD不同例如0.9V、1.8V、3.3V等而同一个元器件库中的所有元器件其需要的供电电压VDD一般相同的只有I/O器件等少数元器件其输入端和控制端是比较低的电压而输出端口确是较高的电压。数字0和1对应的电平不会特别严格而是有一个浮动范围通常信号电平低于VDD的30%就被认为是0高于VDD的70%就被认为是1。数字设计师处理的对象是0和1不会经常去联想其背后代表的电压含义。z态是高阻态。高阻的名字虽然不好理解但实际并不神秘。如果一颗芯片不通电则它所有的引脚就都是高阻态。可见高阻态的实际意义就是不会干扰到其它信号传播的状态。例如某信号A是高阻态某信号B不是高阻态那么信号 A叠加到信号B上(可以理解为两根线被拧在一起)结果仍然是B而A没有任何效果。一般来讲一个有着双传输功能的引脚如果设置为输入模式就可以认为这个引脚处于高阻态意思是他对电板上与它相连的元器件没有任何影响这些相连元器件如果要对本芯片输出0或1就可直接顺着该高阻态引脚输入而不会被干扰或阻挡。FPGA中会用inout语法来描述z态。在ASIC设计中需要例化一个引脚模块在代码中不会出现1’bz数值x态的含义是未知态有4种情况会产生未知态 其一是芯片已上电但复位信号未进行复位的情况其二是双向引脚信号冲突因为没控制好导致有一路信号通过引脚输入另一路信号通过相同的引脚输出其三是芯片中一个元器件的某个输入端为x态于是输出就跟着变成了x态这就是所谓x态的传播第四是触发器的时序不满足产生了亚稳态从而表示为x态。 上述4种情况在仿真中都能看到但实际中第1种情况基本不会出现除非模拟电路设计有误其它3种在数字设计有缺陷时会出现实际在测量其电压时会出现不稳定或非预期的问题。在可综合Verilog中不会出现1’bx数值因为没有一个设计会故意将一个错误引入RTL中所有的错误都是意外发生的。该符号在仿真脚本和仿真波形中可能出现。
