桦甸网站开发定制,网站流量分析工具,网站怎么搬家,开发商不给办房产证怎么办PCIE耦合电容位置
以下为引用内容#xff0c;为记录而做的本篇文章#xff1a; 1、PCIe标准里面明确规定#xff1a;当两个设备通过连接器互联时#xff0c;必须放置交流耦合电容到TX端#xff1b; 2、放远放近最大的不同时高速信号传输中的介质损耗和趋肤效应不同#…PCIE耦合电容位置
以下为引用内容为记录而做的本篇文章 1、PCIe标准里面明确规定当两个设备通过连接器互联时必须放置交流耦合电容到TX端 2、放远放近最大的不同时高速信号传输中的介质损耗和趋肤效应不同当放置靠近rx端时介质损耗和趋肤效应产生的衰减较大因此电容引发的阻抗不连续反射效应降低可以通过高速互联模型推导出在靠近rx端的1/4处是比较理想的实测也是如此但是当距离不远时区别不是特别大因此pcie标准中对于板级的电容放置并没有要求。 3、当加入连接器时串扰和寄生电容/电感增加互联线上损耗增多其损耗减小了低频分量信号幅度对于高频虽有减小但是减小幅度倍数没有低频多如果放置在rx端低频信号就衰减的太多了但是并不是不行实测信号也会发现放置在tx端时信号完整性更好一些相对而言而放置在rx端如果距离长信号整体衰减的比较厉害 4、为了完善高速信号的可靠性pcie在发送端加入了去加重技术这进一步衰减了低频信号如果再将电容放置远端那么低频信号就是“雪上加霜”了但是也并不是不行因此有些设计里面在tx和rx端都加电容根据实际效果选择使用。同时都用的也存在但是不建议这种用法效果比较差 综上因为连接器带来的信号干扰去加重技术导致低频信号幅度加剧衰减没有和高频信号幅值同等衰减信号整体“形状”发生畸变了在这种情况下要适当的调整低频信号衰减因此放置在tx端是非常必要的但是这种做法加剧了容抗不连续反射的影响因此信号比起没有使用连接器还是要差的 另推广 1、凡是使用连接器的高速信号背板高速信号设计一般都是放置在tx端 2、上述条件的例外是如果使用了均衡器或预加重技术当然还是放在rx端好了 3、因此放置在哪一端必须要根据该信号的处理技术和构成而言要分析驱动器的方式、电平逻辑构成、信号类型等传统经验放置在rx端并不一定好用 参考原文《高速差分信号PCIe的耦合电容为什么要放在TX端》
USB耦合电容位置
USB3.0只在SSTX信号放置AC耦合电容的疑惑与猜测 查看很多资料和电路图发现在超高速差分信号中只对SSTX信号放置AC交流耦合电容对此很不理解百度也没有百度出具体原因只偶尔有看到说规范中是这样说的好吧实在没辙了正好手中有此规范查阅规范那就自己也找找看。一通乱找终于看到了一点点信息可是结果也是一样只提到这样接但是没有具体说明原因当然本人英文能力有限即使提到可能也找不到尴尬尴尬啊
好了在USB3.0 0.9版本第六章第二节中有提到如下截图信息。如下是个人猜测很有可能是错误的对于单独一个Host、Device来说都只在TX信号接耦合电容当Host与Device对接时从整个链路来看其实TX、RX都放置了AC耦合耦合电容因为Host、Device的TX都是相对的所以这样看就好了所以也就不存在问题所以也就要求不管你是Host还是Device只要在TX端放置耦合电容在整个链路上都避免了因各自所在系统直流不一致的问题难道这就其原理 参考原文《USB3.0只在SSTX信号放置AC耦合电容的疑惑与猜想》
