盐城网站建设效果,网站开发如何处理兼容性问题,苏州马可波罗网站建设,兰州网站建设营销q479185700刷屏学习芯片#xff1a; EP4CE6F17C8 本次学习使用的为共阴极数码管#xff0c;即用低电平点亮数码管#xff0c;同样可知#xff0c;共阳极数码管的阳极连在一起#xff0c;即用高电平点亮数码管。
八段数码管示意图#xff1a; a,b,c,d,e,f,g,dg表示八段数码管时#…学习芯片 EP4CE6F17C8 本次学习使用的为共阴极数码管即用低电平点亮数码管同样可知共阳极数码管的阳极连在一起即用高电平点亮数码管。
八段数码管示意图 a,b,c,d,e,f,g,dg表示八段数码管时a为最低位dp为最高位 八段数码管用8位二进制表示由于本次实验使用共阴极数码管所以0表示亮1表示灭即数码管显示数字0我们可以用8b1100_0000表示,数字F使用8b1000_0111表示同理可知共阴极数码管和共阳极数码管互为对方的按位取反。
任务描述: 六个数码管同时间隔0.5s显示0-f。要求使用一个顶层模块调用计时器模块和数码管静态显示模块。 模块原理图 代码设计
/*
2023.7.13
计时0.5s计满输出高电平
*/module time_count(input wire clk ,input wire rst_n ,output reg flag);parameter MAX_NUM 26d24_999_999;//0.5sreg [24:0] cnt;always (posedge clk or negedge rst_n) beginif(!rst_n) begincnt 26d0;flag 1b0;endelse if(cnt MAX_NUM) begincnt 26d0;flag 1b1;endelse begincnt cnt 1d1;flag 1b0;end
endendmodule /*
2023.7.13
数码管显示
*/module seg_led_static(input wire clk ,input wire rst_n ,input wire flag ,//计满0.5s后输入的高电平output reg [5:0] sel ,//位选信号output reg [7:0] seg //段选信号);reg [3:0] num;//保存当前数码管显示的数字always (posedge clk or negedge rst_n) beginif(!rst_n)beginsel 6b111111;endelse beginsel 6b000000;//打开全部数码管end
endalways (posedge clk or negedge rst_n) beginif(!rst_n) beginnum 4h0;endelse if(flag) beginnum num 1h1;endelse beginnum num;end
endalways (posedge clk or negedge rst_n) beginif(!rst_n)beginseg 8b0;endelse begincase(num)4h0: seg 8b1100_0000;//匹配到后参考共阴极真值表4h1: seg 8b1111_1001;4h2: seg 8b1010_0100;4h3: seg 8b1011_0000;4h4: seg 8b1001_1001;4h5: seg 8b1001_0010;4h6: seg 8b1000_0010;4h7: seg 8b1111_1000;4h8: seg 8b1000_0000;4h9: seg 8b1001_0000;4ha: seg 8b1000_1000;4hb: seg 8b1000_0011;4hc: seg 8b1100_0110;4hd: seg 8b1010_0001;4he: seg 8b1000_0110;4hf: seg 8b1000_1110;default : seg 8b1100_0000;endcase end
endendmodule/*
2023.7.13
静态数码管显示间隔0.5s输出0——F.
*/module top_seg_led_static(input wire clk ,input wire rst_n ,output wire [5:0] sel ,output wire [7:0] seg
);parameter MAX_NUM 26d24_999_999;
wire flag_reg;time_count #(.MAX_NUM (MAX_NUM)) u_time_count(.clk (clk),.rst_n (rst_n),.flag (flag_reg));seg_led_static u_seg_led_static(. clk (clk),. rst_n (rst_n),. flag (flag_reg),. sel (sel),. seg (seg));endmodule测试文件
timescale 1ns/1ns
module top_seg_led_static_tb();reg clk;reg rst_n;wire [5:0] sel;//位选信号wire [7:0] seg;//段选信号parameter MAX_NUM 9;//切换一次状态的周期数量parameter CYCLE 20;//周期always #(CYCLE/2) clk ~clk;initial beginclk 1b0;rst_n 1b0;//开始复位#(CYCLE);rst_n 1b1;//结束复位#((MAX_NUM 1)*CYCLE*16);$stop;endtop_seg_led_static #(.MAX_NUM (MAX_NUM)) u_top_seg_led_static(.clk(clk),.rst_n(rst_n),.sel(sel),.seg(seg));endmodule我们通过modelsim仿真结果如下 运行结果
