成都网站开发公司,咨询公司组织架构,一键生成静态网页,做产品网站快速链接: 【精选】ARMv8/ARMv9架构入门到精通-[目录] #x1f448;#x1f448;#x1f448; 在学习MMU章节时#xff0c;我们发现在页表的entry中#xff0c;BIT[4:2]指向了MAIR寄存器#xff0c;该寄存器描述了内存属性#xff0c;其实就是cache的缓存策略属性#… 快速链接: 【精选】ARMv8/ARMv9架构入门到精通-[目录] 在学习MMU章节时我们发现在页表的entry中BIT[4:2]指向了MAIR寄存器该寄存器描述了内存属性其实就是cache的缓存策略属性inner\outer\shareable\cacheable。 也就是页表中的每一个entry都指向了一个这样的Attr。 那么我如果把MMU disable了呢 就没有页表的事了那么此时缓存的策略是怎样的呢
我们在ARM ARM的D5.2.9 The effects of disabling a stage of address translation章节的Behavior when stage 1 address translation is disabled 中找到答案 MMU关闭后cache的缓存策略总结如下
data的访问视为 Device-nGnRnE指令的访问要根据SCTLR_ELx.I的值 1SCTLR_ELx.I 0 视为Non-cacheable、Outer Shareable 2SCTLR_ELx.I 1 Cacheable Inner Write-Through, Read-Allocate, No Write-Allocate Outer Write-Through, Read-Allocate, No Write-Allocate Outer Shareable attribute 关注Arm精选公众号备注进ARM交流讨论区。
